A523 DDR 模板设计指南

版本号：V1.0

发布时间：2023-03-27

版本历史

版本	日期	制/修订人	审核人	版本描述
1.0	2023-03-27	AWA1798	AWA0905、AWA1651、AWA1795、KPA0570	初始版本
1.1	2023-04-03	AWA1798	AWA0905、AWA1651、AWA1795、KPA0570	更新图表和题注格式为左对齐

全志科技版权所有，侵权必究

Copyright © by Allwinner. All rights reserved

目录

目录 ii
图表目录 iii
1 设计概述 1
2 PCB 叠层设计 3
2.1 四层 PCB 3
2.2 六层 PCB 3
3 信号拓扑结构和布局布线 5
3.1 信号拓扑结构 5
3.1.1 单颗粒拓扑 5
3.1.2 两颗粒拓扑 6
3.1.3 四颗粒拓扑 8
3.2 布局 9
3.3 布线规则 11
3.3.1 阻抗和布线宽度 11
3.3.2 布线间距 11
3.3.3 其他布线要求 11
4 电源 14
4.1 电容布局布线 14
4.2 电源仿真要求: 18
5 等长 19

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

图表目录

表 1.1 signal groups 2
表 1.2 DQ/SDQM to DQS Mapping 2
图 2.1 四层 PCB 叠层 3
图 2.2 板厚 0.8mm/1.0mm/1.2mm 六层叠层 4
图 2.3 板厚 1.6mm 六层叠层 4
图 3.1 SZQ 信号拓扑 5
图 3.2 单颗粒 DQ 信号拓扑 5
图 3.3 单颗粒 DQS 信号拓扑 5
图 3.4 单颗粒信号拓扑 6
图 3.5 单颗粒实际布线 6
图 3.6 两颗粒 DQ 信号拓扑 6
图 3.7 两颗粒 DQS 信号拓扑 7
图 3.8 两颗粒拓扑 7
图 3.9 两颗粒 SCK 拓扑 7
图 3.9 两颗粒实际布线 8
图 3.10 四颗粒 DQ 信号拓扑 8
图 3.11 四颗粒 DQS 信号拓扑 8
图 3.12 四颗粒拓扑 9
图 3.13 四颗粒 SCK 拓扑 9
图 3.14 四颗粒实际布线 9
图 3.15 主控 SZQ 端接电阻摆放 10
图 3.16 颗粒端端接电阻摆放 10
图 3.17SCK 信号端接 10
表 3.18 各信号布线间距 11
图 3.19 S≥3W 11
图 3.20 差分线绕等长方式 11
图 3.21 布线优化平面的裂缝 12
图 3.22 DQS、CK 信号包地 12
图 3.23 Soc 端 VCC-DRAM、VCC-DRAML Via 数量 12
图 3.24 颗粒端 VCC-DRAM、VCC-DRAML、Gnd Via 13
图 3.25 VDD18-DRAM 信号 13
图 4.1 主控端电容摆放线路 14
图 4.2 主控端电容摆放 14

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

图 4.3 颗粒端电容摆放线路一 15
图 4.4 颗粒端电容摆放线路二 15
图 4.5 颗粒端电容摆放一 15
图 4.6 颗粒端电容摆放二 16
图 4.7 滤波电容 fanout 方式 16
图 4.8 滤波电容与芯片电源管脚连接打孔 16
表 4.9 VDD18-DRAM PLL 电源布线规则 17
表 4.10 VCC-DRAM 电源布线规则 17
图 4.11 SVREF 电源转换电路器件的摆放顺序 17
表 4.12 SVREF 电源布线规则 18
图 4.13 AC 阻抗曲线 18
表 5.1 过孔的长度 19
表 5.2 DDR3/DRR3L 等长参数 19
表 5.3 DDR4 等长参数 20
表 5.4 LPDDR3 等长参数 20
表 5.5 LPDDR4/LPDDR4X 等长参数 21

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

1 设计概述

概述

本文档主要介绍 A523 芯片在应用方案设计中的 DDR 模块设计要点以及细则，旨在指导客户设计，帮助客户缩短产品的量产周期，提高产品设计的可靠性以及降低产品的设计成本，保证设计质量。

芯片型号

本文档对应的芯片型号为：A523 。支持 32bit DDR3、DDR3L、DDR4、LPDDR3、LPDDR4、LPDDR4X,最大支持容量 4GB。

LPDDR3、LPDDR4、LPDDR4X 支持 4 片选。

适用对象

本文档主要适用于工程师为：

产品硬件开发工程师

技术支持工程师

PCB layout 工程师

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

DDR 信号说明

表 1.1 signal groups

Group	Signal Name	DDR3/ DDR3L	DDR4	LPDDR 3	LPDDR4	LPDDR4X	Description
Clock	SCKP, SCKN	Y	Y	Y	Y	Y	Differential clock
DQS/DQ/SDQM	SDQS[0:3]P, SDQS[0:3]N	Y	Y	Y	Y	Y	Differential data strobes
	SDQ[0:31]	Y	Y	Y	Y	Y	Data bus
	SDQM[0:3]	Y	Y	Y	Y	Y	Data mask
Address/Command	SA	SA[0:15]	SA[0:13]	SA[0:9]	SAA[0:5] SAB[0:5]	SAA[0:5] SAB[0:5]	Address bus
	SBA[0:1]	Y	Y	-	-	-	Bank address
	SBG[0:1]	-	Y	-	-	-	Bank group
	SACT	Y	Y	-	-	-	Activation
	SRAS	Y	Y	-	-	-	Row address select
	SCAS	Y	Y	-	-	-	Column address select
	SWE	Y	Y	-	-	-	Write enable
Control	SCKE[0:1]	Y	Y	-	Y	Y	Clock enable
	SCS[0:1]	Y	Y	Y	Y	Y	Chip select(One per device rank)
	SODT[0:1]	Y	Y	Y	Y	Y	On-die termination enable
Power	SVREF	Y	Y	Y	Y	Y	Reference voltage
	VCC-DRAM	Y	Y	Y	Y	Y	Input/Output Supply voltage
	VCC-DRAML	-	-	-	-	Y	
	VDD18-DRAM	Y	Y	Y	Y	Y	PLL Supply voltage
Other	SRST	Y	Y	Y	Y	Y	Reset signal
	SZQ	Y	Y	Y	Y	Y	Reference Pin for ZQ calibration

备注： Y 代表有，-代表没有

DQ/SDQM to DQS Mapping

表 1.2 DQ/SDQM to DQS Mapping

DQ/SDQM Group	Associated Strobe
DQ[0:7], SDQM0	DQS0P, DQS0N
DQ[8:15], SDQM1	DQS1P, DQS1N
DQ[16:23], SDQM2	DQS2P, DQS2N
DQ[24:31], SDQM3	DQS3P, DQS3N

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

2 PCB 叠层设计

PCB 叠层结构设计需要考虑信号与参考平面距离对阻抗的影响，结合最小线宽线距设计要求，实现内层和外层、单端和差分线的所有阻抗设计要求。

层的定义设计原则：

- 主芯片相邻层为地平面，提供器件面布线参考平面；
- 所有信号层尽可能与地平面相邻；
- 尽量避免两信号层直接相邻；
- 原则上叠层应采用对称结构设计。对称的含义包括：介质层厚度及种类、铜箔厚度、图形分布类型（大铜箔层、线路层）的对称。

以下给出常见的层排布推荐方案，供参考。

2.1 四层 PCB

板厚 0.8mm-1.6mm 叠层结构和阻抗控制建议如下。

- L1 参考平面为 L2,主布线层。
- L2 地平面，全铺铜。
- L3 参考平面为 L2 和 L4, DDR 区域主布线层。
- L4 参考平面，DDR 区域为电源或者地平面，需铺大铜箔。

图 2.1 四层 PCB 叠层

Stackup Control Table										
---	Stackup Structure				Impedance Requirements				Layer definition	
Layer	Type	Thickness (mil)		Dk(with Sim Z0)	Impedance spec (Ohms)	Reference layer	Width/space(mil)	Sim Z0(Ohms)	DDR	other signals
	solder mask	0.5	SM	3.4-3.8						
1	TOP	1.6	0.3oz+plating		37.5±10%	2	8.1	NA	Signal	Signal
					50±10%	2	4.5	NA		
					75±10%	2	小于3mil	NA		
					75±10%	3-跨层	20mil	NA		
					85±10%	2	5/5	NA		
					90±10%	2	4.4/5	NA		
					100±10%	2	4/8	NA		
	prepreg	2.5~3.2		3.5-4.5						
2	L2GND	1.2	1.0oz					NA	GND	GND
	core	20~50		3.8-4.5						
3	L3	1.2	1.0oz		37.5±10%	4/2	6.7	NA	Signal	Power
					50±10%	4/2	4	NA		
					85±10%	4/2	4.1/5	NA		
					90±10%	4/2	3.8/6	NA		
	prepreg	2.5~3.2		3.5-4.5						
4	BOTTOM	1.6	0.3oz+plating		37.5±10%	3	8.1	NA	Power/GND	Signal
					50±10%	3	4.5	NA		
					75±10%	3	小于3mil	NA		
					75±10%	2-跨层	20mil	NA		
					85±10%	3	5/5	NA		
					90±10%	3	4.4/5	NA		
					100±10%	3	4/8	NA		
	solder mask	0.5	SM	3.4-3.8						
	Board thickness:	31~63								

2.2 六层 PCB

板厚 0.8mm/1.0mm/1.2mm 叠层结构和阻抗控制建议如下。

- L1 参考平面为 L2,布线层。
- L2 、L5 地平面，全铺铜。
- L3 参考平面为 L2 和 L4，建议电源布线,如需信号布线，避免与 L4 重叠。
- L4 参考平面 L3 和 L5,主布线层。
- L6 地平面或者电源平面 。。

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

图 2.2 板厚 0.8mm/1.0mm/1.2mm 六层叠层

Stackup Control Table								
---	Stackup Structure				Impedance Requirements			
Layer	Type	Thickness (mil)		Dk(with Sim Z0)	Impedance spec (Ohms)	Reference layer	Width/space(mil)	Sim Z0(Ohms)
	solder mask	0.5	SM	3.4-3.8				
1	TOP	1.2	0.3oz+plating		50±10%	3	12/8(包地间距)	50.67
					50±10%	4	20/5(包地间距)	50.67
					50±10%	2	4.5	50.52
					85±10%	2	5/5	85.37
					90±10%	2	4.4/5	89.61
					100±10%	2	4/8	99.87
	prepreg	2.5~3.2		3.5-4.5				
2	GND1	0.6~1.2	0.5/1.0oz					
	core	4.0		3.5-4.5				
3	SIG	0.6~1.2	0.5/1.0oz		50±10%	2&4	4.5	50.7
					85±10%	2&4	5/6.5	86.5
					90±10%	2&4	4.4/6.1	89.4
					100±10%	2&4	4/7	99.2
	prepreg	17/40		3.5-4.5				
4	SIG	0.6~1.2	0.5/1.0oz		50±10%	3&5	4.5	50.7
					85±10%	3&5	5/6.5	86.5
					90±10%	3&5	4.4/6.1	89.4
					100±10%	3&5	4/7	99.2
	core	4.0		3.5-4.5				
5	GND2	0.6~1.2	0.5/1.0oz					
	prepreg	2.5~3.2		3.5-4.5				
6	BOTTOM	1.2	0.3oz+plating		50±10%	2	4.5	50.52
					85±10%	2	5/5	85.37
					90±10%	2	4.4/5	89.61
					100±10%	2	4/8	99.87
	solder mask	0.5	SM	3.4-3.8				
	Board thickness:	39.8/62.8						

板厚 1.6mm 叠层结构和阻抗控制建议如下。

- L1 参考平面为 L2,主线层。
- L2 、L5 地平面，全铺铜。
- L3 参考平面为 L2 和 L4，建议大小电源布线或者较低速的信号，并不要与 L4 布线重叠。
- L4 参考平面 L3 和 L5,主布线层。
- L6 地平面或者电源平面 。

图 2.3 板厚 1.6mm 六层叠层

Stackup Control Table										
---	Stackup Structure				Impedance Requirements				Layer definiion	
Layer	Type	Thickness (mil)		Dk(with Sim Z0)	Impedance spec (Ohms)	Reference layer	Width/space(mil)	Sim Z0(Ohms)	DDR	other signals
	solder mask	0.5	SM	3.4-3.8						
1	TOP	1.6	0.3oz+plating		37.5±10%	2	8.1	NA	Signal	Signal
					50±10%	2	4.5	NA		
					85±10%	2	5/5	NA		
					90±10%	2	4.4/5	NA		
					100±10%	2	4/8	NA		
	prepreg	2.5~3.2		3.5-4.5						
2	L2GND	1.2	1.0oz						GND	GND
	core	20~22		3.8-4.5						
3	L3	1.2	1.0oz		37.5±10%	2&4	7.5	NA	power	Signal / power
					50±10%	2&4	4.5	NA		
					85±10%	2&4	5/6.5	NA		
					90±10%	2&5	4.4/6.1	NA		
					100±10%	2&5	4/7	NA		
	prepreg	3.5~4.5		3.5-4.5						
4	L4	1.2	1.0oz		37.5±10%	3&5	7.5	NA	Signal	power / Signal
					50±10%	3&5	4.5	NA		
					85±10%	3&5	5/6.5	NA		
					90±10%	3&5	4.4/6.1	NA		
					100±10%	3&5	4/7	NA		
	core	20~22		3.8-4.5						
5	L5GND	1.2	1.0oz		50±10%	4&6	4	NA	GND	GND
					85±10%	4&6	4.3/6.2	NA		
	prepreg	2.5~3.2		3.5-4.5						
6	BOTTOM	1.6	0.3oz+plating		37.5±10%	5	8.1	NA	GND	Signal
					50±10%	5	4.5	NA		
					85±10%	5	5/5	NA		
					90±10%	5	4.4/5	NA		
					100±10%	5	4/8	NA		
	solder mask	0.5	SM	3.4-3.8						
	Board thickness:	~63								

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

3 信号拓扑结构和布局布线

3.1 信号拓扑结构

- SZQ 信号拓扑结构，信号长度不要超过 500Mil

图 3.1 SZQ 信号拓扑



3.1.1 单颗粒拓扑

- DQ:单点对单点

图 3.2 单颗粒 DQ 信号拓扑



- DQSXP、DQSXN：单点对单点

图 3.3 单颗粒 DQS 信号拓扑



- SAx、SBAx、SCAS、SRAS、SWE、SCSx、SODTx、SCKEx、SRST:单点对单点
- SCKP,SCKN:单点对单点

拓扑图

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

图 3.4 单颗粒信号拓扑



实际布线

图 3.5 单颗粒实际布线



3.1.2 两颗粒拓扑

- DQ:单点对单点

图 3.6 两颗粒 DQ 信号拓扑



- DQSXP、DQSXN：单点对单点

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

图 3.7 两颗粒 DQS 信号拓扑



- SAx、SBAx、SCAS、SRAS、SWE、SCSx、SODTx、SCKEx、SRST:T 型连接
- SCKP,SCKN:T 型连接

T 型拓扑颗粒同面摆放

拓扑图

图 3.8 两颗粒拓扑



图 3.9 两颗粒 SCK 拓扑



实际布线

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

A < 600Mil，B < 600Mil，A - B < +/- 50Mil。

图 3.9 两颗粒实际布线



3.1.3 四颗粒拓扑

- DQ:单点对单点

图 3.10 四颗粒 DQ 信号拓扑



- DQSXP、DQSXN：单点对单点

图 3.11 四颗粒 DQS 信号拓扑



- SSAx、SBAx、SCAS、SRAS、SWE、SCSx、SODTx、SCKEx、SRST:T 型连接
- SCKP,SCKN:T 型连接

T 型拓扑

两颗正面摆放,两颗粒背面摆放

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

图 3.12 四颗粒拓扑



图 3.13 四颗粒 SCK 拓扑



C < 600Mil，D < 600Mil，C-D < +/- 50Mil

图 3.14 四颗粒实际布线



3.2 布局

在保证贴片的前提下，主控与颗粒位置尽量靠近，距离最短。颗粒端器件摆放在周围，距离不超过 2MM。主控 SZQ 端接电阻摆放靠近主控端。

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

图 3.15 主控 SZQ 端接电阻摆放



颗粒端端接电阻靠近颗粒摆放。

图 3.16 颗粒端端接电阻摆放



SCKP/N 端接电容电阻摆放

如原理图上有 SCKP/N 端接线路，请将电容靠近 Soc 摆放，电阻靠近颗粒端摆放。

图 3.17SCK 信号端接



全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

3.3 布线规则

3.3.1 阻抗和布线宽度

- 单端信号：控制 50 欧姆依照叠构设定线宽，参考平面 Gnd/VCC-DRAM/VCC-DRAML。
- 差分信号：控制 85 欧姆依照叠构设定线宽/线距，参考平面 Gnd/VCC-DRAM/VCC-DRAML。
- 电源和地扇出线宽：≥10Mil。

3.3.2 布线间距

表 3.18 各信号布线间距

规格（时钟信号频率）	SDQ/SDQM 间距	地址命令控制信号	地址命令与数据信号
SCK<936MHz	≥8Mil	≥8Mil	≥12Mil
1200MHz≥SCK≥936MHz	≥10Mil	≥10Mil	≥12Mil

3.3.3 其他布线要求

(1) 绕线自身的串扰会影响信号延时，布线绕等长时建议 S≧3W

图 3.19 S≧3W



(2) 差分线 P 与 N 绕等长方式（在 P 与 N 不等长附近绕等长）：

图 3.20 差分线绕等长方式

The diagram below shows the recommended length matching serpentine Rule: S1 < 2 x S, B=D=F=H=3 x w, 45 degree bend, where w is the trace width.



全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved



(3) 可用布线优化平面的裂缝，可以改善回流路径。(两个 Via 间距>11Mil)

图 3.21 布线优化平面的裂缝



(4) DQS、SCK 信号表层需要做包地处理，包地线或铜皮可每隔 400Mil，打一个 GND 过孔。

图 3.22 DQS、CK 信号包地



(5) SOC 端 VCC-DRAM 至少 5 个 Via, VCC-DRAML 至少 4 个 Via,排列如下图

图 3.23 Soc 端 VCC-DRAM、VCC-DRAML Via 数量



(6) 颗粒端 GND Via 和 Power Via 尽量做到一个 Ball 一个 Via，有空间可多打 Gnd Via ，绿色为 Gnd Via。

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

图 3.24 颗粒端 VCC-DRAM、VCC-DRAML、Gnd Via



(7) VDD18-DRAM 线宽≥10Mil,信号比较敏感需距离其它信号至少 10Mil。

图 3.25 VDD18-DRAM 信号



全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

4 电源

4.1 电容布局布线

Power VCC-DRAM/VCC-DRAML

将主控这 4 颗 C0402 电容摆放在 Soc 背面，大小容值组合，每两个一组,不要侵占别的电源空间。C0603 靠近主控正面摆放，位置在电源路径上。

图 4.1 主控端电容摆放线路

图 4.2 主控端电容摆放



VCC-DRAM 线路所示电容，提示摆放在 DDR 端的，需摆放在颗粒附近，正背面均匀分散摆放。不同容值电容分散摆放，满足一片电源区域大小容值搭配。

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

图 4.3 颗粒端电容摆放线路一



图 4.4 颗粒端电容摆放线路二



图 4.5 颗粒端电容摆放一



全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

图 4.6 颗粒端电容摆放二



图 4.7 滤波电容 fanout 方式



图 4.8 滤波电容与芯片电源管脚连接打孔



全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

表 4.9 VDD18-DRAM　PLL 电源布线规则

参数	布线规则	备注
线宽	≥10 mils	
与其它非电源，非地信号的间距	≥5h（外层：15 mils），≥4h（内层：16 mils）	
与其它电源的间距	≥15 mils	
滤波电容数量	建议两个电源管脚就要有一个滤波电容。	
滤波电容位置	滤波电容尽量靠近芯片电源管脚摆放。	

表 4.10 VCC-DRAM 电源布线规则

参数	布线规则	备注
线宽	≥10 mils（建议铺大铜皮）	
与其它非电源，非地信号的间距	≥5h（外层：15 mils），≥4h（内层：16 mils）	
与其它电源的间距	≥15 mils	
滤波电容数量	建议 CPU 的 1～2 个电源管脚就要有一个滤波电容；颗粒 2～3 个电源管脚就要有一个滤波电容；且 CPU 及每个 DDR4 颗粒都要有一个 10uF 的电容。	
滤波电容位置	滤波电容尽量靠近芯片电源管脚摆放，且优先小容值电容靠近芯片再到大容值电容，还有滤波电容要均匀分布，具体情况见下面的图解	

请依据原理图所示电源大小铺铜，推荐 40mil 铜箔按 1A,0.4*0.2mm Via 按 0.5A 电流计算。所有的电源 Via 空间允许的情况下需要多留 2-3 个裕量并铺大铜箔。

SVREF 电源转换电路器件的摆放顺序（先滤 VCC-DRAM，然后转换电源，再滤 vref）：VCC-DRAML 摆件方式同 VCC-DRAM。

图 4.11 SVREF 电源转换电路器件的摆放顺序



全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

表 4.12 SVREF 电源布线规则

参数	布线规则	备注
线宽	≥10 mils	
与其它非电源，非地信号的间距	≥5h（外层：15 mils），≥4h（内层：16 mils）	
与其它电源的间距	≥15 mils	
滤波电容数量	建议每个 Vref 电源管脚就要有一个滤波电容。	
滤波电容位置	滤波电容尽量靠近芯片电源管脚摆放。	

4.2 电源仿真要求:

IR-drop

VCC-DRAM,VCC-DRAML 输入电压直流压降<±2% 。

AC 阻抗要求为:

10Mhz 以下<0.125 ohm,10Mhz~20Mhz<0.25 ohm,100Mhz 以上<1 ohm。

图 4.13 AC 阻抗曲线



全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

5 等长

DRAM 布线长度应包含过孔的长度和封装 Pin delay。

表 5.1 过孔的长度



请严格按本指南设计 PCB 层叠，布局，布线。

便于简化等长参数表格，信号定义如下：

- 地址信号(Address)SAX;
- 命令信号(Command)SRAS,SCAS,SWE,SBAX,SBGX,SACT;
- 控制信号(Control)SCSX,SCKEX,SODTX;
- 数据信号 SDQX,SDQSXN/P,SDQMX。

表 5.2 DDR3/DRR3L 等长参数

参数	长度差
地址信号 to Clock	<±500 Mil
控制信号 to Clock	<±600 Mil
DQS to Clock	<±1200 Mil
DQ 与 DQS（同一个 Byte 内）	<±480 Mil
地址信号与地址信号	<500 Mil
地址信号与命令信号	<600 Mil
DQS 差分	<5 Mil
Clock 差分	<5 Mil
Tee 型拓扑偏差	<50 Mil

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

表 5.3 DDR4 等长参数

参数	长度差
地址信号 to Clock	<±600 Mil
控制信号 to Clock	<±600 Mil
DQS to Clock	<±1200 Mil
DQ 与 DQS（同一个 Byte 内）	<±400 Mil
地址信号与地址信号	<500 Mil
地址信号与命令信号	<600 Mil
DQS 差分	<5 Mil
Clock 差分	<5 Mil
Tee 型拓扑偏差	50 Mil

表 5.4 LPDDR3 等长参数

参数	长度差
地址信号 to Clock	<±500 Mil
控制信号 to Clock	<±500 Mil
DQS to Clock	<±600 Mil
DQ 与 DQS（同一个 Byte 内）	<±480 Mil
地址信号与地址信号	<500 Mil
地址信号与命令信号	<600 Mil
DQS 差分	<5 Mil
Clock 差分	<5 Mil
Tee 型拓扑偏差	<50 Mil

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

表 5.5 LPDDR4/LPDDR4X 等长参数

参数	长度差
地址信号 to Clock	<±600 Mil
控制信号 to Clock	<±600 Mil
DQS to Clock	<±600 Mil
DQ 与 DQS（同一个 Byte 内）	<±350 Mil
地址信号与地址信号	<500 Mil
地址信号与命令信号	<300 Mil
DQS 差分	<5 Mil
Clock 差分	<5 Mil
Tee 型拓扑偏差	<50 Mil

全志科技版权所有，侵权必究
Copyright © by Allwinner. All rights reserved

著作权声明

版权所有©2023 珠海全志科技股份有限公司。保留一切权利。

本文档及内容受著作权法保护，其著作权由珠海全志科技股份有限公司（“全志”）拥有并保留一切权利。

本文档是全志的原创作品和版权财产，未经全志书面许可，任何单位和个人不得擅自摘抄、复制、修改、发表或传播本文档内容的部分或全部，且不得以任何形式传播。

商标声明

、、全志科技、Allwinner Technology（不完全列举）均为珠海全志科技股份有限公司的商标或者注册商标。在本文档描述的产品中出现的其它商标，产品名称，和服务名称，均由其各自所有人拥有。

免责声明

您购买的产品、服务或特性应受您与珠海全志科技股份有限公司（“全志”）之间签署的商业合同和条款的约束。本文档中描述的全部或部分产品、服务或特性可能不在您所购买或使用的范围内。使用前请认真阅读合同条款和相关说明，并严格遵循本文档的使用说明。您将自行承担任何不当使用行为（包括但不限于如超压，超频，超温使用）造成的不利后果，全志概不负责。

本文档作为使用指导仅供参考。由于产品版本升级或其他原因，本文档内容有可能修改，如有变更，恕不另行通知。全志尽全力在本文档中提供准确的信息，但并不确保内容完全没有错误，因使用本文档而发生损害（包括但不限于间接的、偶然的、特殊的损失）或发生侵犯第三方权利事件，全志概不负责。本文档中的所有陈述、信息和建议并不构成任何明示或暗示的保证或承诺。

本文档未以明示或暗示或其他方式授予全志的任何专利或知识产权。在您实施方案或使用产品的过程中，可能需要获得第三方的权利许可。请您自行向第三方权利人获取相关的许可。全志不承担也不代为支付任何关于获取第三方许可的许可费或版税（专利税）。全志不对您所使用的第三方许可技术做出任何保证、赔偿或承担其他义务。

珠海全志科技股份有限公司

地址：广东省珠海市高新区唐家湾镇科技二路 9 号

邮编：519085

官网：http：//www.allwinnertech.com